Die erste Vorlesung findet am Donnerstag, den 18.04.2024 um 13:30 Uhr in Raum S3|06 052 statt.

1. Einführung: Ziele und Ablauf der Veranstaltung
   • Motivation, Begriffe, Einsatzbeispiele
   • Übungskonzept
2. FPGA
   • Bestandteile und Funktionsweise von FPGAs
   • Unterschiede von FPGA-Chips aus unterschiedlichen Herstellern
3. SoC
   • Charakteristika, Vor- und Nachteile
   • Komponenten eines SoC-Kits (HW, SW, Toolchain, Support-Tools)
   • Beispiele: Xilinx-XPS, SpartanMC-Kit
4. CGRA
   • Allgemeine Darstellung von CGRA/ Erläuterung der Abgrenzung zu FPGA
   • Abbildung von SW auf CGRAs
   • Beispiel: ADRES, DRESC
5. Dynamisch Re-Konfigurierbare Systeme
   • Vorteile Dynamischer Adaption
   • Vorgehensweise, Profiling, Einschränkungen
   • Beispiel: Warp / AMIDAR

Falls wir wegen aufgrund der Betreuungssituation, Raumsituation oder limitierten Anzahl an Versuchständen weniger Übungsplätze vergeben können,
als es Anmeldungen gibt werden wir nach folgenden Prioritäten Plätze vergeben:

1. Studierende für die RS2 Pflicht ist (Vertiefung Datentechnik)
2. Studierenden im Master (alle Studiengänge), die sonst länger studieren müssen
3. Sonstige Studierende im Master
4. Studierende im Bachelor
5. Studierende, die schon mal teilgenommen haben

Laut TuCaN haben wir für das SS23 aktuell 56 Anmeldungen für die 48 Übungsplätze die wir dieses Semester anbieten können.

• Vorlesung Logischer Entwurf
• möglichst Rechnersysteme I

Die Vorlesungsmaterialien finden Sie in Moodle

Die Übung besteht aus zwei Programmieraufgaben. Gute Kenntnisse in C und Java sind erforderlich. Die Teilnahme an der Übung wird dringend empfohlen, da deren Inhalte in der mündlichen Prüfung aufgegriffen werden.

Die Anmeldung zur Übung erfolgt in Moodle